Tema 1: Implementacija JPEG kodera i dekodera zasnovanog na FPGA (FPGA implementation of JPEG coder and decoder)
JPEG (Joint Photographic Expert Group) je jedna od najčešće korištenih normi za kompresiju digitalne slike. U sklopu diplomskog rada potrebno je realizirati JPEG koder i dekoder na Zynq®-7000 SoC (engl. System on Chip) platformi. Koder i dekoder potrebno je realizirati programibilnom logikom korištenjem VHDL-a za opis fizičke arhitekture. Koder treba imati svojstvo podešavanja stupnja kompresije na skali od 1 do 100. Upravljanje koderom i dekoderom u vidu slanja i primanja podataka, podešavanja faktora kvalitete te mjerenje vremena obrade fotografije potrebno je realizirati na dvojezgrenom procesoru ARM® Cortex™-A9 u programskom jeziku C.
mentor: Doc.dr.sc. Mario Vranješ
sumentori: mag.ing.el. Leon Šneler i mag.ing.el. Dario Pović
Tema 2: Implementacija FIR filtra zasnovanog na FPGA za digitalnu obradu zvuka u realnom vremenu (FPGA implementation of FIR filter used for digital audio processing)
Digitalno filtriranje zvuka jedan je od važnijih postupaka digitalne obrade zvuka, sa ciljem postizanja selektivnosti pojedinih frekvencijskih komponenti. Diplomskim radom potrebno je realizirati FIR (eng. Finite impulse response) filtar na Zynq®-7000 SoC (engl. System on Chip) koji se nalazi u sklopu Zybo (ZYnq BOard) razvojne platforme. Filtar treba vršiti procesiranje zvuka u realnom vremenu s mogućnošću dinamičke promjene njegovih koeficijenata. Filter je potrebno realizirati programibilnom logikom korištenjem VHDL-a za opis fizičke arhitekture. Upravljanje filtrom u vidu unošenja koeficijenata filtra od strane korisnika treba realizirati na dvojezgrenom procesoru ARM® Cortex™-A9 u programskom jeziku C. Za analogno-digitalnu te digitalno-analognu pretvorbu koristi u razvojnu platformu ugrađen SSM2603 audio kodek kojeg treba konfigurirati prema potrebama navedenog sustava.
mentor: Izv.prof.dr.sc. Marijan Herceg
sumentori: mag.ing.el. Leon Šneler i mag.ing.el. Dario Pović